在画PCB的过程中，很多时候我们会遇到信号不稳定、通信误码率高，甚至完全通讯不上的情况。尤其是当我们涉及USB、以太网、HDMI或是稍微跑点高速的单片机外设时，往往会听到前辈们说一句：“你这根线的阻抗控制了吗？”
今天我们就来系统地盘一盘，在实际PCB Layout中，到底什么是阻抗匹配？怎么做阻抗匹配？以及实战中常用的计算工具是什么。
一、 为什么我们要抠“阻抗匹配”？
在低频电路中，走线就是普通的导线，我们只关心它的电阻有多大、能过多大电流。但在高频/高速电路中，当信号的传输时间大于信号上升沿时间的1/6时，这根走线就不能再看作普通导线了，而是传输线 (Transmission Line)。
如果信号在传输线上遇到的阻抗不一致，就会在阻抗突变的地方发生信号反射。反射的信号与原信号叠加，就会在示波器上看到明显的“过冲”、“振铃”，直接导致数字信号的高低电平误判，眼图一塌糊涂。
因此，阻抗匹配的核心目的就是：保证高速信号在整条传输路径上看到的阻抗是恒定不变的，让信号能量毫无损耗地从驱动端传输到接收端。
二、 常见的实战阻抗标准
在动手算之前，我们先要明确你要走什么信号，目标阻抗是多少。硬件设计中通常有以下几个“行规”：
50Ω 单端阻抗：最常见。射频天线、时钟信号、大部分单端高速信号默认控制在 50Ω。
90Ω 差分阻抗：专供 USB 接口（USB 2.0 / USB 3.0）。
100Ω 差分阻抗：以太网 (Ethernet)、HDMI、PCIe 等高速差分信号。
120Ω 差分阻抗：RS485、CAN 总线（通常通过终端并联 120Ω 电阻来匹配，走线本身如果能靠拢 120Ω 更好，但在普通板上较难做到）。
三、 实战：阻抗匹配到底怎么“做”？
阻抗匹配不是凭空捏造的，它主要由PCB的层叠结构 (Stackup)和走线几何尺寸决定。实战步骤如下：
第 1 步：找板厂要层叠结构
不要自己瞎设层叠！你的板子最终是交由板厂（如嘉立创等）生产的。你需要去他们官网下载对应层数和板厚的“阻抗层叠结构表”。 里面包含几个核心参数：
Er (介电常数)：通常 FR4 材质在 4.2~4.6 之间。
H1 (介质厚度)：走线层到参考地层之间的半固化片 (PP) 或芯板 (Core) 的厚度。
T1 (铜厚)：表层通常是 1oz (约 1.4mil 或 35um)，内层可能是 0.5oz。
第 2 步：识别走线模型
微带线 (Microstrip)：走在PCB的表层（Top/Bottom），只有一面有参考平面。
带状线 (Stripline)：走在PCB的内层，上下两面都有参考平面（像夹心饼干）。
第 3 步：使用软件计算线宽与线距
有了层叠参数和目标阻抗，我们就可以利用软件逆推出我们在画板时应该设置的线宽 (W)和 对于差分线的线距 (S)。
四、 必备的阻抗计算软件与工具
1. 业界标杆：Polar SI9000
这是专业硬件工程师必备的阻抗计算神器。它内部集成了几乎所有可能用到的传输线数学模型。实操方法：
打开 SI9000，左侧选择对应的模型（例如：
Coated Microstrip 1B表示表层覆盖绿油的单端走线；Edge-Coupled Coated Microstrip 1B表示表层差分线）。在右侧填入从板厂获取的参数：
Substrate 1 Height (H1): 介质厚度Substrate 1 Dielectric: 介电常数 (填 4.2 或 4.3)Trace Thickness (T1): 铜厚 (如 1.4 mil)Coating Thickness: 绿油厚度 (通常 0.5~1 mil)
在下方的
Impedance (Zo)中填入你的目标阻抗（比如 50）。点击
Calculate旁边的小齿轮，软件会自动帮你算出Trace Width (W1)的推荐值！
2. 板厂自带阻抗计算器
如果你只是打样做项目，最简单暴力的方法是直接使用嘉立创阻抗计算器（网页端或客户端内置）。 直接选择你的板厚、层数，勾选你要的阻抗值（如 USB 90Ω），它会直接告诉你：“线宽请画 X mil，线距请画 Y mil”。你连参数都不用填，直接照着在 AD 或 KiCad 里设置设计规则 (Design Rules) 即可。
3. EDA内置工具 (Altium Designer)
在 AD 中，按快捷键D->K打开 Layer Stack Manager，下方切换到Impedance选项卡。新建一个阻抗配置（比如 50欧姆单端），AD 会根据你当前设置的层叠厚度，自动算出走线宽度，并且可以直接应用到走线规则 (Routing Width) 中。
五、 Layout 避坑指南（一定要看！）
算出了线宽只是第一步，画板子时如果随心所欲，阻抗依然会全毁。实操中请死记以下几点：
参考平面必须完整！阻抗线下方（或者上方）紧挨着的地层，绝对不能有跨分割（不能被其他线割裂或挖空）。一旦跨分割，回流路径被切断，阻抗瞬间突变，信号直接拉胯。
尽量少打过孔换层。每次打孔换层，阻抗都会发生不连续。如果高速信号（如USB）必须换层，请务必在信号过孔旁边打1-2个GND地过孔，为信号提供完整的回流路径。
差分线要等长等距。“等距”保证了差分阻抗的连续性，“等长”保证了差分信号的相位一致性（避免共模干扰）。
少走直角。高速线请走 135 度钝角或圆弧 (Arc)，90度直角会导致寄生电容增大，引起阻抗突变。
结语
阻抗匹配在现代高集成度、高频的 PCB 设计中是不可逾越的护城河。掌握了 Polar SI9000 的使用和正确的布线规范，你的板子在跑高速接口时就能稳如泰山。建议大家在每次画板前，先去板厂算好阻抗，把线宽规则建好再拉线，养成这种自顶向下的工程习惯，能少走极多的弯路。
如果这篇教程对你的项目有帮助，欢迎点赞收藏！有问题可以在评论区交流~
