1. 项目概述
在AI芯片设计领域，DNN加速器模拟器的开发一直是个既关键又耗时的环节。传统手工编写模拟器代码的方式，往往需要投入数月时间，而每次架构调整又得重头再来。我们团队开发的SimulatorCoder框架，通过大语言模型（LLM）实现了从自然语言描述到可执行模拟器代码的自动化生成，将开发周期从月级缩短到天级。
这个项目的核心突破在于：我们不是简单调用现成的代码生成API，而是构建了一套包含领域知识注入、多模块协同生成、动态反馈验证的完整技术栈。实验证明，生成的模拟器在SCALE-Sim基准测试中，不仅周期级误差小于1%，运行效率还比手工编写的参考实现平均提升了15%。
2. 技术架构解析
2.1 整体框架设计
SimulatorCoder采用双引擎驱动架构（如图1所示）：
- 提示工程引擎：将芯片架构师用自然语言描述的需求，转化为LLM可理解的结构化提示
- 验证反馈引擎：通过编译检查、仿真测试、性能分析三层验证体系，实现代码的迭代优化
这种设计的关键在于：LLM并不需要预先训练芯片设计知识，而是通过我们的提示模板即时获取领域专业知识。这避免了传统fine-tuning方法的数据依赖问题，使得框架可以快速适配新的加速器架构。
2.2 核心模块分解
我们将DNN加速器模拟器抽象为三个核心模块：
2.2.1 映射模块
负责将神经网络各层操作映射到硬件计算单元。例如卷积层的分块计算、矩阵乘法的数据流调度等。我们采用分层提示策略：
# 示例：卷积映射提示模板 def generate_conv_mapping_prompt(kernel_size, stride, padding): return f"""根据以下架构规范生成卷积映射代码： - 计算阵列尺寸：64x64 PE阵列 - 数据流模式：输出站定+权重广播 - 输入特征图：{kernel_size}x{kernel_size} stride={stride} padding={padding} 请按步骤实现： 1. 计算分块策略 2. 生成数据搬运代码 3. 实现计算同步逻辑"""2.2.2 存储模块
模拟芯片内外的存储层次结构（寄存器/L1/L2/DRAM）。我们创新性地引入了存储访问模式分析：
# 存储访问模式检测算法 def analyze_access_pattern(address_sequence): stride = detect_stride(address_sequence) bank_conflict = check_bank_conflict(address_sequence) return { 'prefetch_opportunity': stride > 0, 'bank_conflict_score': bank_conflict }2.2.3 互连网络模块
建模计算单元间数据传输。采用参数化模板：
class NetworkModel: def __init__(self, topology, bandwidth, latency): self.topology = topology # Mesh/Torus/Butterfly等 self.bandwidth = bandwidth # GB/s self.latency = latency # cycles def route(self, src, dst): # 根据拓扑生成路由路径 ...3. 关键技术实现
3.1 领域知识提示工程
我们开发了四层提示体系（如图2所示）：
- 架构规范层：用YAML格式描述硬件参数
accelerator: compute_array: 64x64 memory_hierarchy: - level: L1 size: 256KB bandwidth: 512GB/s- 设计意图层：解释硬件设计背后的考量
注意：采用输出站定数据流是为了减少权重数据传输能耗
- 代码示例层：提供相似功能的代码片段
# 示例：脉动阵列计算核心 def pe_array_compute(inputs, weights): for i in range(64): for j in range(64): inputs[i][j] += weights[i][j] * inputs[i][j]- 约束条件层：指定性能/面积等限制 "目标时钟频率1GHz，功耗预算15W"
3.2 多轮反馈验证机制
验证流程包含三个关键阶段（算法1）：
- 语法验证：通过编译检查基础错误
- 功能验证：比对与黄金参考模型的输出
- 性能验证：分析时序和资源占用
我们设计了智能错误分类器，能将编译错误映射到具体模块：
ERROR_MAPPING = { "undefined reference": "链接库缺失", "segmentation fault": "内存越界", "deadlock": "同步逻辑错误" }4. 实验与优化
4.1 评估指标设计
我们采用三维评估体系：
代码质量：Pass@k指标（表1）
- 定义：生成k个候选代码中至少1个通过测试的比例
- 测量方法：蒙特卡洛采样统计
仿真精度：周期级误差（表2）
def calc_cycle_error(gt_cycles, sim_cycles): return abs(gt_cycles - sim_cycles) / gt_cycles运行效率：加速比
speedup = manual_runtime / generated_runtime
4.2 关键实验结果
在SCALE-Sim基准测试中：
代码生成成功率（ICL+CoT策略）：
- DeepSeek-V3：pass@1=91.3%, pass@5=96.38%
- GPT-4o：pass@1=91.3%, pass@5=92.75%
典型网络仿真结果：
- ResNet50：误差0.85%，加速比1.12x
- Transformer：误差0.03%，加速比1.18x
错误类型统计：
- 语法错误：23%
- 接口不匹配：41%
- 时序违规：36%
5. 工程实践心得
5.1 提示设计经验
- 模块化提示效果优于整体描述：
# 不佳实践 "生成一个包含计算、存储、网络的完整模拟器" # 推荐实践 分步生成： 1. 先构建计算阵列基本框架 2. 添加存储层次结构 3. 集成网络互连- 约束条件需要明确量化：
错误示例："生成高效的存储控制器" 正确示例："存储控制器需支持至少128个并发请求，延迟<10周期"
5.2 常见问题排查
- 死锁问题：
- 现象：仿真卡在特定周期
- 解决方法：在提示中添加同步协议描述
"确保使用两阶段屏障同步：1) 本地计算完成 2) 全局数据一致"- 精度偏差：
- 现象：计算结果误差>1%
- 调试方法：插入检查点验证
def verify_accuracy(layer_output, golden_ref, epsilon=1e-3): assert np.allclose(layer_output, golden_ref, atol=epsilon)6. 扩展应用方向
当前框架可进一步扩展：
- 自动设计空间探索：
def explore_design_space(arch_params): # 自动遍历不同架构参数组合 for bw in bandwidth_options: for pe in pe_counts: generate_simulator(f"计算阵列{pe}x{pe} 带宽{bw}GB/s")- 功耗建模集成：
class PowerModel: def estimate(self, activity_factor): return self.base_power + activity_factor * self.dynamic_power在实际芯片设计项目中，这套方法已成功应用于三个量产级AI加速器的开发流程，平均节省模拟器开发时间达72%。有个特别有意思的发现：LLM生成的代码有时会采用一些反常规但高效的实现方式，比如用位运算替代乘法器，这给我们手工编码提供了新的优化思路。
