ARM PrimeCell UART核心架构与寄存器配置详解

1. ARM PrimeCell UART核心架构解析

PrimeCell UART是ARM公司设计的可复用串行通信IP核，采用AMBA总线接口，具有高度可配置性。这个IP核在ARM架构的SoC中被广泛集成，比如早期的ARM7TDMI和ARM9系列处理器。

UART的基本工作原理是通过起始位、数据位和停止位组成的字符帧进行异步通信。PrimeCell UART在此基础上增加了多项增强功能：

• 可编程波特率生成器（支持最高3.6864MHz时钟输入）
• 16字节的发送/接收FIFO缓冲区
• IrDA 1.0 SIR物理层编解码支持
• 灵活的中断控制机制

从硬件实现角度看，PrimeCell UART包含以下几个关键模块：

1. 总线接口单元：处理AMBA APB总线的读写操作
2. 波特率发生器：由UARTLCR_M和UARTLCR_L寄存器控制
3. 发送/接收移位寄存器：实际完成串并转换的核心电路
4. FIFO控制器：管理16字节的缓冲区
5. 中断控制器：处理4种中断源的产生和屏蔽

2. 寄存器映射详解

2.1 寄存器地址空间布局

PrimeCell UART的寄存器采用统一编址方式，基地址由SoC设计决定，但各寄存器偏移量固定。关键寄存器分布在0x00-0x20地址范围内：

重要提示：0x24-0x3C和0x9C-0xFF为保留地址，0x40-0x98为测试寄存器空间，正常操作时不应访问这些区域。

2.2 关键寄存器功能解析

2.2.1 数据寄存器(UARTDR)

这是最常用的寄存器，负责收发数据。其工作模式取决于FIFO是否启用：

• FIFO禁用时：

  • 写操作：数据存入发送保持寄存器(THR)，立即开始发送
  • 读操作：从接收保持寄存器(RHR)读取数据

• FIFO启用时：

  • 写操作：数据压入发送FIFO，当发送器空闲时自动取出发送
  • 读操作：从接收FIFO弹出数据

特殊注意事项：

1. 必须先读UARTDR再读UARTRSR获取状态，顺序不可逆
2. 修改控制寄存器前必须禁用UART(UARTCR[0]=0)

2.2.2 线控制寄存器组(UARTLCR_H/M/L)

这三个寄存器共同控制通信参数：

UARTLCR_H (高位控制)

• WLEN[6:5]：数据位长度(00=5位, 01=6位, 10=7位, 11=8位)
• FEN[4]：FIFO使能位(1=启用)
• STP2[3]：停止位数量(0=1位, 1=2位)
• EPS[2]：奇偶校验选择(0=奇校验, 1=偶校验)
• PEN[1]：校验使能位
• BRK[0]：发送中止信号

UARTLCR_M/UARTLCR_L (波特率设置)这两个寄存器组成16位的波特率分频值：

BAUDDIV = (FUARTCLK/(16×波特率)) - 1

例如3.6864MHz时钟下，要配置115200波特率：

BAUDDIV = (3686400/(16×115200)) - 1 = 1

因此UARTLCR_M=0x00，UARTLCR_L=0x01

关键细节：修改UARTLCR_M或UARTLCR_L后，必须再写一次UARTLCR_H才能使新波特率生效。这是硬件设计的特殊要求。

3. 中断机制深度剖析

3.1 中断源与寄存器配置

PrimeCell UART提供4种独立中断源，通过UARTCR寄存器使能：

中断状态通过UARTIIR寄存器查询，对应位为1表示中断待处理：

3.2 FIFO中断触发策略

当启用FIFO时，中断触发阈值固定为8字节（半满）：

• 接收中断：

  • 触发：FIFO数据量≥8字节
  • 清除：读取数据使FIFO<8字节

• 发送中断：

  • 触发：FIFO剩余空间≥8字节
  • 清除：写入数据使剩余空间<8字节

• 接收超时中断：

  • 特殊场景：FIFO有1-7字节数据但长时间无新数据
  • 清除：读取所有数据使FIFO为空

3.3 中断服务例程最佳实践

一个健壮的中断处理程序应遵循以下流程：

void UART_ISR(void) { uint32_t iir = UARTIIR; while(iir & 0x01) { // 检查是否有待处理中断 if(iir & 0x08) { // 处理接收超时中断 while(!(UARTFR & (1<<4))) { // 直到RXFE置位 process_rx_data(UARTDR); } } else if(iir & 0x04) { // 处理发送中断 fill_tx_fifo(); } else if(iir & 0x02) { // 处理接收中断 while(!(UARTFR & (1<<4))) { process_rx_data(UARTDR); } } else if(iir & 0x01) { // 处理调制解调器中断 handle_modem_status(); UARTICR = 0xFF; // 写任意值清除 } iir = UARTIIR; // 重新检查中断状态 } }

经验之谈：实际项目中常见的问题是丢失接收超时中断。建议在初始化时设置RTIE，并在ISR中彻底排空FIFO，否则可能造成数据积压。

4. 高级功能配置指南

4.1 IrDA模式实现

PrimeCell UART支持IrDA 1.0物理层，通过以下寄存器配置：

1. 使能SIR模式：

   UARTCR |= (1<<1); // SIREN=1

2. 配置低功耗模式(可选)：

   UARTCR |= (1<<2); // SIRLP=1 (低功耗) UARTILPR = (FUARTCLK/1843200) - 1; // 设置IrLPBaud16分频

3. 波特率计算需注意：

   • 正常模式：脉冲宽度=3/16位周期
   • 低功耗模式：脉冲宽度=3×IrLPBaud16周期

4.2 回环测试配置

硬件回环可用于自测试：

// 启用回环模式 UARTCR |= (1<<7); // LBE=1 // 对于IrDA回环测试还需设置 UARTTMR |= (1<<1); // SIRTEST=1 (需访问测试寄存器)

回环模式下：

• TXD输出被禁用
• RXD输入被忽略
• 发送数据直接环回到接收端

4.3 波特率精确配置技巧

要获得精确的波特率，需考虑以下因素：

1. 时钟源精度：确保FUARTCLK稳定
2. 分频误差计算：

   实际波特率 = FUARTCLK/(16×(BAUDDIV+1)) 误差 = |(实际-目标)/目标| × 100%

3. 允许误差范围：
   • 通常要求<2%（RS-232标准）
   • 高速时要求更严格（115200bps建议<1%）

示例计算：24MHz时钟下配置9600bps

理论BAUDDIV = (24000000/(16×9600))-1 ≈ 155.25 取整156 → 实际波特率=24000000/(16×157)=9554bps (-1.48%) 取整155 → 实际波特率=24000000/(16×156)=9615bps (+0.16%)

显然选择BAUDDIV=155更合适。

5. 调试技巧与常见问题

5.1 典型故障排查流程

1. 无通信：

   • 检查UARTEN位是否启用(UARTCR[0]=1)
   • 验证波特率寄存器设置
   • 测量TXD引脚是否有信号输出

2. 数据错误：

   • 确认双方数据位、停止位、校验位设置一致
   • 检查时钟源精度是否足够
   • 使用逻辑分析仪捕获实际波形

3. 中断不触发：

   • 确认中断使能位已设置(UARTCR[3:6])
   • 检查处理器侧的中断控制器配置
   • 验证ISR是否正确清除中断标志

5.2 性能优化建议

1. FIFO使用策略：

   • 启用FIFO减少中断频率
   • DMA配合：将UARTRXINTR/UARTTXINTR连接到DMA控制器

2. 低功耗设计：

   • 空闲时关闭UART(UARTCR[0]=0)
   • 使用接收超时中断检测通信结束
   • IrDA模式下启用SIRLP位

3. 实时性保障：

   • 合理设置FIFO触发阈值
   • 高优先级处理接收超时中断
   • 使用RTOS的信号量机制同步收发任务

5.3 寄存器操作黄金法则

1. 修改控制参数前必须禁用UART：

   UARTCR &= ~(1<<0); // 禁用UART // 修改波特率等参数 UARTCR |= (1<<0); // 重新启用

2. 波特率寄存器写入顺序：

   UARTLCR_L = div & 0xFF; // 写入低字节 UARTLCR_M = (div >> 8) & 0xFF; // 写入高字节 UARTLCR_H |= 0; // 触发更新

3. 状态读取注意事项：

   • UARTFR寄存器是只读的
   • 错误状态必须按序读取：先UARTDR，再UARTRSR
   • BUSY位可判断发送是否完成

在实际项目中，最容易出错的是寄存器访问顺序问题。我曾经遇到过一个案例：工程师在调试时发现波特率设置不生效，最终发现是因为漏写了UARTLCR_H的触发操作。这种硬件设计特性需要特别注意。