这是一些我作为小白学习使用Altium Designer时候遇到的问题/前辈们指导的经验，希望能帮到自己和屏幕前的你。
一些原理图、原理图导入PCB、DRC的问题及解决方法还在积累和整理中，后续更新。
硬件很枯燥，但坚持这么久了，别放弃，已经有进步了！
1.差分对布线时候，遇到线交叉时，可以走差分对时，同时打孔，走过孔绕回后即可，如下图D_P与D_N所示。
2.布局后进行走线，按照线路的优先级进行布线，差分信号线、时钟信号线最先布局，注意差分线需要做等长，然后布重要的信号线，例如进入芯片的线，再布电源线等剩余部分，其中电源线以及地线要设置适当的线宽，确保载流能力。这样做的目的是保证信号有良好的通路，减少信号线上的过孔。要注意满足信号回流的路径最短，即信号从电源出来到流到器件再流回到地的整个回路最短。
3.要合理利用好过孔，四层板要利用好中间的电源层，进行电源分割后，顶层和底层可以过孔到电源层的形式，减少很多电源的走线。
4.晶振是芯片及电路正常工作的基础，为了避免晶振周围信号对其的干扰，晶振尽可能做包地处理，用GND走线包上晶振，如下图所示。晶振摆放的位置也有讲究，晶振的负载电容要放在晶振和芯片之间。
5.打孔要注意①回流路径最短②批量打孔按照下图操作，工具—缝合孔-给网络添加缝合孔，每隔5mm打一个孔③但要注意给网络添加缝合孔的操作不是智能的，添加完之后要逐一检查，必要时候进行添加和删除
6.铺铜要按照如下图所示进行操作，注意选中pour all same net objects
7.在进行原理图和PCB设计时，一定要注意先更改原理图，再import原理图变更到PCB，绝不可以在PCB直接更改走线连接！改原理图然后更新PCB点击import！注意import设置中把不需要进行的同步给去掉，以免造成不必要的错误！！！eg.room等。改了PCB同步到原理图才是update！不要搞混！非必要不从PCB到原理图！
8.晶振时钟需要离板边至少10mm
9.板子外形选择用坐标进行绘制更准确，倒角半径至少2mm，倒角用放置圆弧（边沿），结合坐标准确定位
10.大多数情况下，信号的流向为从左到右从上到下。
11.对于需要打孔走线的路径，要尽可能保证顶层走线和底层走线方向有区分，例如顶层走线都是左右横向，底层走线都是上下竖向，这样可以减少干涉，也能大幅度减少绕线。
12.铜厚的定义：将一盎司的铜均匀平铺到一平方英尺的面积上，此时铜的厚度就称为1oz铜厚。1oz=1.4mil
13.有一些天线DRC检测时候并不会报错，所以铺铜之后要注意查找天线错误，尤其是地天线，在天线末端打孔，或者直接将较长的天线进行多边形铺铜挖空。
14.在PCB设置中选择自动重铺，可以在小范围修改PCB走线时候自动进行重新铺铜操作。
15.AD软件认为_P _N 这些命名的信号为差分对，所以进行差分对网络命名时候，尽量以这种后缀命名。然后进行差分对标识放置，这样方便以后做分类和等长。
16.原理图位号自动设置：在原理图画完之后，需要对位号进行自动修改设置，这时候需要用到工具—标注—原理图标注
17.使用ad时候，撤销功能无法使用，这时候需要到设置中找到genneral—system—高级—搜索undo，把两个参数改为65535，然后重启AD即可
18.从原理图更新PCB时候，会遇到failed to add class member及Unknown Pin的问题，这种情况按照下边步骤进行，然后再保存好这个PCB，再次进行PCB更新即可。
19.更新PCB时候，会遇到差分对无法添加的问题。这个时候就需要养成习惯，在做原理图设计时候，先不要放置差分对标识，更新一次PCB，然后再回到原理图中放置差分对标识，再次更新PCB，就ok了。
20.原理图进行设计时，遇到需要将器件进行X/Y轴镜像翻转对称，快捷键为摁住该器件，X为左右翻转，Y为上下翻转
21.模拟量和数字量在信号通过时候，模拟量更容易受到干扰，所以在布局布线的时候，优先考虑走模拟量信号，并且隔离滤波等器件，靠近模拟量摆放。
22.越是高速的信号越减少穿层，否则会影响信号质量。
23.差分信号线要做好伴地，尤其在差分线穿层得时候，更应该在穿层孔附近，打地孔。
24.在PCB设计中，设置PCB板层叠时候，首先打开层叠管理器，然后在层叠管理器窗口点击工具，找到预设，即可设置各种层。
25.电源部分由于电流较大，选择用铺铜放置填充PR代替走线。
26.在芯片电源输入引脚滤波电容布局上，小电容靠近芯片。如下图C152为100nf C150 C151为4.7uf。
