数字AM - FM芯片组中的嵌入式软件与循环嵌套拆分优化
数字AM - FM芯片组嵌入式软件
在数字AM波段的广播领域，新的数字无线电全球标准（DRM）对无线电接收器的集成设备提出了低成本、低功耗的要求。为了满足这些需求，目前正在设计基于ARM9多核架构的芯片组。
DRM应用
DRM是由主要广播公司和接收器制造商推动的新标准。其物理层基于正交频分复用（OFDM）调制，有多种配置，如信道宽度、编码率、保护等，可适应0到30 MHz的短波和中波的各种传播方案，能提供高达78 kbits/s的有用数据速率。服务层主要包括增强型MP3音频解码器和数据服务，还引入了自动频率切换（AFS）等补充服务和一些数据服务。接收器信号处理大约需要500 Mips来处理整个流程。
DIAM SoC架构
全软件实现无法满足无线电接收器在芯片尺寸和功耗方面的特定约束。因此，首先要基于现有的全软件参考接收器进行硬件/软件划分。通过分析每个子功能的内存和CPU需求，确定了一些适合硬件实现的模块，如维特比解码器（包括去穿孔）和数字下变频器。经过优化，剩余CPU需求降至200 Mips以下，采用两个连接到多层AHB矩阵的ARM9核心来满足需求。
在架构设计时，使用ARM的仿真工具（ADS 1.2）来快速运行代码并评估核心指令的影响。但仿真未考虑平台在代码执行方面的实际架构，如缓存、紧密耦合内存和通信网络的影响。为避免平台第一版出现实时问题，设置了一定的余量，并且软件需要管理每个资源的分配，以实现灵活性。平台架构的互连网络基于AHB矩阵和APB总线，还引入了两个外部存储器来避免潜在的瓶颈。第一版平台采用了ATMEL CMOS技术。
