芯片测试中的Wrapper Chain实战：Internal与External模式到底怎么用？

芯片测试中的Wrapper Chain实战：Internal与External模式到底怎么用？

在芯片可测试性设计（DFT）领域，Wrapper Chain技术如同一位隐形的质量守护者，它通过精妙的信号控制机制，确保芯片内部每一处逻辑都能被准确测试。对于刚接触这一技术的工程师而言，最常遇到的困惑莫过于：面对一个需要测试的子模块（Submodule），究竟该选择Internal Mode还是External Mode？这两种模式背后隐藏着怎样的信号流向奥秘？控制信号又是如何像交响乐指挥家一样协调工作的？

1. Wrapper Chain基础：测试模式的双面性

想象你正在检查一栋建筑的电路系统。你可以选择测试单个房间内部的插座（相当于Internal Mode），也可以检查房间与走廊连接处的线路（相当于External Mode）。Wrapper Chain的两种模式正是基于类似的逻辑划分：

• Internal Mode：聚焦子模块内部逻辑的完整性，如同医生用内窥镜检查器官
• External Mode：验证模块与上层系统的交互接口，更像检查关节连接处的活动能力

这两种模式的核心差异体现在三个方面：

1. 测试目标：

   • Internal验证功能正确性
   • External验证接口可靠性

2. 信号流向：

   模式	输入Wrapper Chain	输出Wrapper Chain
   Internal	Launch数据到内部逻辑	Capture内部逻辑数据
   External	Capture边界逻辑数据	Launch数据到边界逻辑

3. 控制逻辑：

   // Shared Wrapper Cell控制信号示例 assign input_SE = SCAN_EN | int_ltest_en; // Internal模式使能 assign output_SE = SCAN_EN | ext_ltest_en; // External模式使能

关键提示：模式选择的首要原则是明确测试目标——要验证内部逻辑还是接口交互？这直接决定后续所有配置策略。

2. Internal Mode深度解析：内部逻辑的显微镜

当需要检测子模块内部组合逻辑和时序路径时，Internal Mode就像为工程师提供了电子显微镜。最近在某7nm GPU芯片项目中，我们通过以下配置成功定位了纹理单元内部的hold违例：

2.1 信号流与控制机制

• 输入Wrapper Chain：

  • 工作模式：仅Shift
  • 数据流向：测试向量→Wrapper Cell→内部逻辑
  • 典型配置错误：忘记将SCAN_EN与int_ltest_en通过或门连接

• 输出Wrapper Chain：

  • 关键操作：在Capture阶段采样内部逻辑响应
  • 常见问题：未正确设置ext_ltest_en导致误采样

# 典型TCL配置脚本片段 set_dft_signal -type ScanEnable -hookup_pin [get_pins SCAN_EN] set_dft_signal -type TestMode -hookup_pin [get_pins int_ltest_en] create_wrapper_chains -mode internal -input_chain IN_WRAP -output_chain OUT_WRAP

2.2 实战中的波形解读

下图展示了Internal Mode测试时的理想波形特征：

时钟周期 : | 1 | 2 | 3 | 4 | 5 | SCAN_EN : __/¯¯\__/¯¯\__ int_ltest_en: ________/¯¯¯¯¯ 数据变化点 : ↑ ↑ ↑

注意：在周期3的上升沿，当SCAN_EN和int_ltest_en同时为高时，测试向量才会真正载入到内部逻辑。

3. External Mode实战指南：接口的守门人

在通信芯片的PHY模块测试中，External Mode帮助我们发现了DDR接口的时序错位问题。与Internal Mode不同，External Mode更关注模块与外界的"对话能力"。

3.1 信号反向流动的艺术

• 输入Wrapper Chain：

  • 关键变化：变为Capture角色
  • 捕获对象：来自上层逻辑的激励信号
  • 典型应用：验证时钟域交叉(CDC)路径

• 输出Wrapper Chain：

  • 功能反转：成为Launch源
  • 数据目标：驱动相邻模块的输入端口

// External模式典型控制逻辑 module wrapper_control ( input SCAN_EN, ext_ltest_en, output reg out_se ); always @(*) begin out_se = SCAN_EN | ext_ltest_en; // 关键或门逻辑 end endmodule

3.2 配置检查清单

实施External Mode前，建议逐项确认：

1. [ ] 确认ext_ltest_en与SCAN_EN的布线连通性
2. [ ] 验证Wrapper Cell的时钟域配置
3. [ ] 检查输出驱动强度是否匹配负载
4. [ ] 确保测试向量覆盖边界条件

4. 共享与专用Wrapper Cell的选择策略

如同选择工具一样，Shared和Dedicated Wrapper Cell各有其适用场景。在最近的车规级MCU项目中，我们采用混合方案：

4.1 对比决策矩阵

4.2 混合部署实战案例

在某AI加速芯片设计中，我们采用如下策略：

# 自动化分配脚本逻辑示例 def assign_wrapper_type(signal): if signal in critical_signals: return "DEDICATED" elif signal.fanout > MAX_SHARED_FANOUT: return "DEDICATED" else: return "SHARED"

这种智能分配方式最终节省了12%的芯片面积，同时保证了关键路径的测试覆盖率。

5. 调试技巧与常见陷阱

经历多次流片验证后，我们积累了一些宝贵经验：

5.1 典型故障模式分析

• 症状：Internal模式测试通过但External失败

  • 可能原因：ext_ltest_en信号未正确传递
  • 解决方案：检查顶层测试控制模块的连线

• 症状：Wrapper Chain移位正常但Capture失败

  • 排查步骤：
    1. 确认时钟相位关系
    2. 检查Wrapper Cell的setup/hold时间
    3. 验证测试向量的时序约束

5.2 性能优化技巧

• 对于高频接口：

  set_wrapper_cell -type DEDICATED -drive_strength 2x [get_ports DDR*]

• 降低测试时间：
  • 将长Wrapper Chain拆分为多段
  • 采用并行移位寄存器设计

在一次存储器控制器项目中，通过优化Wrapper Chain分段，我们将测试时间缩短了37%。