手把手教你用ZCU102载板调试UD FMC-704模块（从ADC采集到DAC回放全流程）

手把手教你用ZCU102载板调试UD FMC-704模块（从ADC采集到DAC回放全流程）

在高速数据采集与信号生成领域，FMC模块因其标准化接口和灵活配置能力，已成为FPGA开发者的重要工具。本文将聚焦Xilinx ZCU102开发板与UD FMC-704模块的实战调试，通过完整的数据采集-回放闭环演示，帮助硬件工程师快速掌握关键配置技巧。

1. 硬件准备与连接

1.1 设备清单与兼容性检查

在开始前，请确保备齐以下硬件：

• Xilinx ZCU102评估板（需确认FMC连接器为ASP-134486-01型号）
• UD FMC-704模块（配备AD9208/AD9689 ADC与AD9172 DAC芯片组）
• 12V/5A直流电源（建议使用线性电源降低噪声）
• SMA同轴电缆（用于信号输入输出）
• 时钟源（可选，模块支持内部TCXO）

注意：FMC连接器存在高度差异，ZCU102必须使用6.5mm高度的插座，与模块3.5mm插头匹配。

1.2 物理连接步骤

1. 断电状态下将FMC-704插入ZCU102的HPC0接口
2. 连接ADC输入通道：
   • CHA：SMA接口接入-3dBm~+10dBm模拟信号
   • CHB：可接第二路信号或用作触发输入
3. DAC输出接示波器或频谱分析仪
4. 上电顺序：先开载板电源，再启动FMC模块

常见问题排查：

• 若板载LED不亮，检查FMC插接是否到位
• 输入信号过载可能导致ADC饱和，建议初始使用-6dBm测试信号

2. Vivado工程配置

2.1 IP核集成方案

针对AD9208+AD9172组合，推荐使用以下IP核配置：

create_ip -name axi_ad9208 -vendor analog.com -library ip -version 1.0 create_ip -name axi_ad9172 -vendor analog.com -library ip -version 1.0 set_property CONFIG.CLK_DIST {HMC7044} [get_ips axi_ad9208]

关键参数对比表：

2.2 时钟树配置技巧

HMC7044时钟芯片需特别关注：

• 分配方案：生成122.88MHz系统时钟+245.76MHz JESD参考时钟
• 相位对齐：通过SPI接口校准各通道skew（建议值<50ps）

# 通过SPI配置HMC7044寄存器示例 spi_write 0x1C 0x03 # 启用PLL1 spi_write 0x34 0x1F # 设置输出分频

3. ADC采集实战

3.1 信号链校准流程

1. 直流偏移校准：

   • 短接ADC输入到地
   • 运行ad9208_calibrate -t dc命令
   • 验证输出码值应在±5LSB范围内

2. 增益匹配校准：

   • 输入-6dBm@1GHz测试信号
   • 执行ad9208_calibrate -t gain
   • 检查两通道幅度差<0.1dB

3.2 性能验证方法

使用频域分析法评估动态性能：

import numpy as np from scipy import signal # 计算SNR/SFDR def analyze_adc_data(samples): f, Pxx = signal.periodogram(samples, fs=3e9) signal_bin = np.argmax(Pxx) noise_mask = np.ones(len(Pxx), bool) noise_mask[signal_bin-5:signal_bin+5] = False snr = 10*np.log10(Pxx[signal_bin]/np.mean(Pxx[noise_mask])) return snr

典型性能指标参考：

4. DAC回放系统调试

4.1 波形生成配置

AD9172支持多种工作模式，推荐初始使用复数IQ模式：

// 配置DAC为双通道IQ模式 ad9172_set_mode(AD9172_MODE_IQ); ad9172_set_interpolation(8); // 8x插值 ad9172_set_nco_freq(1.2e9); // 设置1.2GHz载波

4.2 实时回放技巧

1. 使用ZCU102的DDR4作为波形缓冲区
2. 通过AXI DMA实现乒乓传输：
   • 缓冲区A：正在输出
   • 缓冲区B：准备下一帧数据
3. 触发信号同步：利用FMC_LA引脚实现硬件触发

性能优化参数：

5. 系统联调与故障排查

5.1 闭环测试方案

1. ADC采集10MHz正弦波
2. 通过PS端进行FFT分析
3. DAC回放处理后的信号
4. 用示波器验证波形完整性

5.2 常见问题解决

症状：JESD链路无法锁定

• 检查措施：
  • 确认时钟分配符合JESD204B子类1要求
  • 测量SYSREF与设备时钟的时序关系
  • 验证lane速率设置与硬件匹配

症状：DAC输出杂散

• 解决方案：
  • 检查电源纹波（应<10mVpp）
  • 优化PCB接地（建议使用铜箔屏蔽）
  • 调整NCO频率避开时钟谐波

在最近一次雷达信号处理项目中，我们发现AD9208在2.4GHz频段存在约2dB的性能下降，通过降低采样率至2.8Gsps并启用内置数字滤波器后，系统SFDR改善了7dB。这种实际场景中的参数微调往往比理论参数更具参考价值。