1. 硬件平台选型与连接指南
第一次接触软件无线电系统时，最让人头疼的就是硬件选型和连接。我当初用创龙Zynq-7045评估板搭配AD9361模块时，光是看接口定义就花了三天时间。现在把经验总结出来，帮你少走弯路。
创龙TLZ7xH-EVM评估板有两个版本：Zynq-7045和Zynq-7100。两者主要区别在PL端资源，7045有350K逻辑单元，7100则达到444K。对于大多数SDR应用，7045已经足够，除非你要做多通道MIMO系统。核心板采用工业级设计，我在零下20度的环境测试过，收发性能依然稳定。
AD9361模块建议选官方的AD-FMCOMMS3-EBZ，虽然价格比第三方贵些，但省去了驱动适配的麻烦。这个模块支持70MHz到6GHz频段，实测在2.4GHz和5GHz WiFi频段的EVM值能控制在-40dB以内。连接时要注意：
- FMC接口的BANK电压必须配置为2.5V（通过跳线帽J1选择）
- 天线接口建议用SMA转接线引出，避免直接拉扯模块
- 散热问题不能忽视，连续工作时最好加个小风扇
硬件连接完整步骤：
- 断电状态下将AD9361插入评估板FMC接口
- 用跳线帽将J1的1-2引脚短接（选择2.5V）
- 连接TX1A和RX1A到2.4G天线
- 通过USB转串口线连接调试终端
- 插上网线到路由器（后续远程调试用）
常见坑点：
- 如果系统启动后识别不到AD9361，首先检查FMC接口是否插紧
- 频谱异常时尝试更换天线位置，我遇到过因为靠近显示器导致底噪升高15dB的情况
- 评估板的12V电源要保证至少3A电流输出，供电不足会导致PL端工作不稳定
2. 开发环境搭建实战
开发环境配置是项目成功的关键。我推荐用Ubuntu 18.04作为主机系统，这是经过验证最稳定的版本。去年尝试用Ubuntu 20.04时，遇到不少驱动兼容性问题。
必备软件清单：
- Vivado 2017.4（必须这个版本，新版对AD9361支持不完善）
- PetaLinux 2017.4
- ADI IIO Oscilloscope（频谱分析神器）
- GNU Radio Companion（可视化编程工具）
详细安装步骤：
# 安装依赖库 sudo apt-get install build-essential libncurses5-dev zlib1g-dev \ libssl-dev flex bison libselinux1 git diffstat gawk chrpath socat \ xterm autoconf libtool texinfo # 下载ADI库 git clone https://github.com/analogdevicesinc/libad9361-iio.git cd libad9361-iio mkdir build && cd build cmake .. && make -j4 sudo make install配置过程中的经验分享：
- Vivado安装时一定要勾选SDK和HLS组件
- 遇到license问题可以申请免费WebPACK license
- PetaLinux工程创建时要选准器件型号，我曾在7100板子上误选7045配置，导致DDR初始化失败
- IIO Scope的采样缓冲区建议设为81920，这个值能平衡实时性和分辨率
环境验证技巧：
# 检测AD9361是否识别成功 iio_info | grep -A10 "AD9361" # 正常应显示设备节点和通道配置3. QPSK通信系统实现
QPSK调制是软件无线电的经典应用，但教科书上的理论在实际实现时会遇到各种意外。通过创龙平台，我们可以完整实现从基带处理到射频收发的全链路。
硬件配置要点：
- 将两根2.4G天线分别接TX1A和RX1A
- 通过网线将评估板与主机接入同一局域网
- USB声卡接评估板的USB HOST接口（用于音频监控）
软件实现关键步骤：
- 在Vivado中创建Block Design：
# 添加Zynq处理器核 create_bd_cell -type ip -vlnv xilinx.com:ip:processing_system7:5.5 ps7_0 # 配置DDR参数和时钟 set_property -dict [list CONFIG.PCW_UART1_PERIPHERAL_ENABLE {1}] [get_bd_cells ps7_0]- 星座图调试技巧：
- 线状图适合观察相位跳变
- 点状图更适合评估噪声分布
- 正常状态下，星座点应该集中在四个象限的固定位置
实测中遇到的典型问题及解决方案：
- 星座点旋转：说明载波同步有问题，调整AD9361的LO频率
- 点集扩散：检查天线阻抗匹配，我用50Ω假负载替代天线后问题消失
- 误码率高：在GNU Radio中增加升余弦滤波器，滚降系数设为0.35效果最佳
性能优化建议：
- 将AD9361的采样率设置为20MSPS（平衡性能和资源占用）
- TX增益分阶段调整，先设到最小再逐步增加
- 在PL端实现CRC校验，降低PS端处理负担
4. FM收音机应用开发
用软件无线电做FM收音机听起来简单，但要做好需要处理不少细节。通过AD9361实现的FM接收效果，比普通收音机多了频谱监测等专业功能。
硬件连接注意事项：
- FM天线长度最好在75cm左右（对应100MHz的1/4波长）
- USB声卡要支持48kHz采样率
- 评估板的接地要良好，否则会有明显交流声
软件配置关键参数：
# 设置接收频率为102.7MHz iio_attr -a -d ad9361-phy voltage0 sampling_frequency 2000000 iio_attr -a -c ad9361-phy voltage0 hardwaregain 40操作流程详解：
- 在IIO Scope中设置RF Bandwidth为2MHz
- 采样率设为22MSPS（满足Nyquist定理）
- 右键添加Single Tone Markers监测频点
- 终端执行播放命令：
iio_fm_radio_play 102.7音质优化技巧：
- 在室内接收时，将天线靠近窗户可提升信噪比
- 遇到杂音时，适当降低硬件增益
- 添加FIR滤波器抑制带外干扰（系数可用MATLAB的fdatool生成）
故障排查记录：
- 如果听不到声音，先用
aplay -l检查声卡是否识别 - 频谱显示正常但无音频输出，检查ALSA音量设置
- 信号弱时尝试旋转天线角度，我在测试中发现垂直极化效果更好
5. 高级应用与性能调优
当基础功能实现后，可以尝试更复杂的应用。比如用Zynq的PL端实现数字下变频，能大幅减轻ARM核的运算负担。
MIMO系统搭建要点：
- 需要两个AD9361模块
- 在Vivado中配置AXI Interconnect支持多主设备
- 时序约束要特别关注，建议使用Clock Wizard生成同源时钟
资源优化策略：
- 将FIR滤波器改用SysGen实现，比Verilog节省30%LUT
- 使用AXI DMA的Scatter-Gather模式提升吞吐量
- 关键路径添加Pipeline寄存器，我通过这个方法将时序余量从-0.3ns提升到0.5ns
温度管理经验：
- 连续工作时芯片温度会升至60°C以上
- 在设备树中配置thermal-zones监控
- 必要时降低时钟频率，我在85°C环境测试时把PL时钟从150MHz降到100MHz
实际项目中的技巧：
- 用IIO Scope的Python API实现自动化测试
- 保存寄存器配置快照，快速恢复工作状态
- 定期校准DCXO，频率漂移会影响长期稳定性
