边界扫描（也称为 JTAG）是一种可测试性设计（DFT）技术，用于辅助测试印刷电路板及多芯片模块（MCM）上的互连电路。你也可以通过边界扫描技术测试这些电路板和 MCM 上的器件。边界扫描提升了板级测试的效率，同时缩短了制造测试与诊断程序的开发时间。
JTAG 即联合测试行动小组，是制定 IEEE 1149.1 标准（该标准描述了边界扫描技术）的委员会。该 IEEE 标准的最新修订版发布于 2013 年，称为 IEEE 1149.1-2013。
IEEE 1149.6 规范新增了对差分引脚与容性耦合引脚测试的支持。Tessent BoundaryScan 完全支持 IEEE 1149.1-2001 与 IEEE 1149.6-2003 标准，但不支持 IEEE 1149.1 及 1149.6 新版本的扩展功能。
Benefits of Boundary Scan
由于表面贴装器件的普及，印刷电路板的在线测试实用性已大幅降低。边界扫描可实现在线测试的优势，且无需物理访问板上的电气网络。
添加边界扫描逻辑后，你可以检测大多数板级制造过程故障：
元件错误
元件缺失
元件方向错误
引脚卡滞、短路或开路的元件
引线键合失效
尽管边界扫描电路所需的额外硅片与端口可能会略微增加工程成本，但实施 IEEE 1149.1 标准能显著降低设计制造成本。
Boundary Scan Overview
边界扫描电路的主要用途是板级测试。它还可以控制电路级测试结构，例如内置自测试（BIST）或内部扫描。在设计中添加边界扫描电路，可构建一个标准接口，用于在板级访问和测试芯片。
图 1 展示了一块包含两个集成了边界扫描电路的芯片的电路板。
在电路板或多芯片模块（MCM）上使用边界扫描时，会通过将芯片的输入输出端口连接成扫描路径，来实现对这些端口的访问。数据会沿扫描路径移位，从电路板的测试数据输入（TDI）端口开始，到电路板的测试数据输出（TDO）端口结束。该扫描路径会连接板上所有集成了边界扫描电路的器件：一个芯片的 TDO 会接入下一个芯片的 TDI，依次串联覆盖整个电路板。
测试时钟（TCK）与测试模式选择（TMS）会全局连接到电路板扫描路径中的每个边界扫描器件。Tessent BoundaryScan 利用这一配置，支持你测试板级互连、捕获系统数据快照，或是测试单个芯片。测试访问端口（TAP）控制器是一个状态机，负责控制边界扫描电路的运行。
Boundary Scan Architecture
Tessent BoundaryScan 会在芯片架构中插入若干结构，其中部分结构还需要对指令集进行扩充。
这个简易的边界扫描架构包含以下组件：
核心电路—— 这是添加边界扫描逻辑前，原始设计的应用逻辑。该逻辑可能包含内部扫描电路或内部扫描端口，以辅助构建边界扫描路径。
边界扫描单元—— 包含存储元素，用于从电路中捕获数据、向电路中加载数据，以及将数据移位到扫描路径中的下一个单元。工具会将边界扫描单元部署在核心电路与每个双向引脚、输入引脚，以及二态 / 三态输出引脚之间。这些边界扫描单元组成一个 “并行入 - 并行出” 的移位寄存器，沿原始设计的外围（即边界）分布。
测试访问端口（TAP）—— 这是一组控制边界扫描操作的信号，至少包含测试总线的四个信号：测试时钟（TCK）、测试数据输入（TDI）、测试数据输出（TDO），以及测试模式选择（TMS）。此外还有可选的、低电平有效的异步测试复位信号（TRST）。
TAP 控制器状态机—— 这是一个有限状态机，用于控制指令寄存器与测试数据寄存器的运行。TAP 控制器的下一个状态，取决于其当前状态与每个时钟脉冲下 TMS 信号的值。
边界扫描寄存器—— 这是主要的测试数据寄存器，属于虚拟移位寄存器。它由多个独立的边界扫描单元串联成一条路径构成，可用于为电路加载和卸载输入、输出数据，且加载与卸载操作既可以串行执行，也可以并行执行。
旁路寄存器—— 这是一个寄存器，当无需测试某个特定器件时，它会将 TDI 与 TDO 之间的路径缩短为仅一个单元。这条缩短的路径会绕过该芯片，让测试数据能更高效地移位到链路中的其他器件。
可选测试数据寄存器：
器件识别寄存器 —— 该寄存器包含器件识别码或其他编码，用于校验电路板上是否安装了正确的芯片。
数据专用寄存器 —— 这些寄存器提供对芯片测试支持功能的访问权限，例如内置自测试（BIST）和内部扫描路径。
指令寄存器—— 该寄存器通过在 TDI 与 TDO 引脚之间连接特定的测试数据寄存器，来控制边界扫描电路。它利用预定义的指令集，控制针对该寄存器中数据的操作。部分指令是强制要求的，其余为可选指令。
强制指令：
EXTEST—— 该指令用于测试器件外部的电路（如板级互连），是边界扫描测试的主要测试指令。
SAMPLE/PRELOAD—— 该指令在电路板正常运行时，从芯片的 I/O 焊盘获取数据，并将其锁存到边界扫描寄存器中。
IEEE 1149.1-2001 标准已将该指令拆分为两个独立指令（SAMPLE 与 PRELOAD）。工具会优先使用 PRELOAD 指令（若可用）来加载边界扫描寄存器；若 PRELOAD 不可用，则使用 SAMPLE/PRELOAD 组合指令。
SAMPLE—— 该指令在电路板正常运行时，从芯片的 I/O 焊盘获取数据，并将其锁存到边界扫描寄存器中。
PRELOAD—— 该指令在选择其他指令之前，将测试数据加载到边界扫描寄存器中。
BYPASS—— 该指令启用芯片的旁路功能。被旁路的芯片仅向链路中贡献一个扫描触发器（而非全部边界扫描寄存器），从而减少移位操作的次数。
可选指令：
INTEST —— 该指令通过向应用逻辑施加测试向量并捕获输出响应，来测试芯片的内部电路。
IDCODE —— 该指令将器件识别寄存器连接在 TDI 与 TDO 之间。当器件识别寄存器中包含器件 ID 码时，可使用 IDCODE 指令；该编码用于验证芯片是否是电路板的配套器件。
USERCODE —— 该指令同样将器件识别寄存器连接在 TDI 与 TDO 之间，但寄存器中的信息是用户自定义的，相比 IDCODE 信息能提供更详细的内容。
限制：
Tessent Shell 不支持 USERCODE 指令。
CLAMP —— 该指令会在选定节点上强制施加静态的 1 或 0 电平，以屏蔽干扰信号，或构建可测试的场景。
HIGHZ —— 该指令会将芯片的输出引脚与双向引脚强制置为高阻态，这样在线测试设备就能测试该芯片，同时避免过驱动损坏的风险。
RUNBIST —— 该指令会运行电路内部的内置自测试（BIST）程序。
限制：
Tessent Shell 不支持 RUNBIST 指令。
EXTEST_PULSE —— 该指令用于测试带有交流（AC）引脚的设计中，芯片外部的电路。当使用 AC 单元类型时，该指令是强制要求的。更多细节请参考 IEEE 1149.6 标准。
EXTEST_TRAIN —— 当使用 AC 单元类型时，该指令是可选的。其运行方式与 EXTEST_PULSE 类似，但可使用多个 TCK 时钟周期。更多细节请参考 IEEE 1149.6 标准。
Embedded Boundary Scan
你可以将芯片 I/O 单元直接放置到核内，使其更靠近所服务的逻辑。这种方式通常能带来显著的物理设计优势，包括简化信号布线与提升时序性能。Tessent 的嵌入式边界扫描功能，可将边界扫描单元集成到核内与其关联的 I/O 单元附近，而非芯片的顶层。
你可以在设计的任意层级为任意核添加边界扫描单元。图 3 展示了一个三级嵌入式边界扫描方案的示例。
Tessent BoundaryScan 的嵌入式边界扫描能力，可自动完成边界扫描单元的集成，以及核内最终边界扫描段的验证。这种方式保留并拓展了将 I/O 单元直接放入核内的物理设计优势，同时实现了更高效的核复用方法 —— 因为所有设计与可测试性设计（DFT）签核工作都可以在核层级完成。
TAP Controller State Machine
TAP 控制器是一个同步有限状态机，用于控制指令寄存器与测试数据寄存器的运行。TAP 控制器的下一个状态，取决于其当前状态，以及每个 TCK 时钟脉冲上升沿时 TMS 信号的值。
图 4 展示了 IEEE 1149.1 电路中 TAP 控制器的有限状态机示意图。
TMS 信号（在每个状态转移旁显示）会在每个 TCK 时钟的上升沿控制状态转移。TCK 的上升沿同时也会捕获 TAP 控制器的输入。
状态编码如下：
这些编码会出现在 TAP 的 state [3:0] 输出总线上。
