从零开始画电路：手把手教你用CMOS晶体管搭建8个核心数字门
你有没有想过，手机里每秒执行几十亿次运算的芯片，其实是由一些“积木块”搭起来的？这些积木不是塑料的，而是由PMOS和NMOS晶体管组成的逻辑门电路。今天我们就来拆开看——不用高深公式，也不靠抽象符号，只用最直观的方式告诉你：怎么用两个MOS管做出一个反相器，再一步步拼出与、或、异或，甚至传输门这样的“神操作”。
别担心没基础。只要你能看懂“开关通断”，就能跟上这场从硅片到逻辑的旅程。
为什么是CMOS？它凭什么统治数字世界？
在讲具体电路前，先回答一个问题：为什么几乎所有现代芯片都用CMOS技术？
简单说，三个字：省电、抗扰、好集成。
想象一下你的智能手表，如果每个逻辑门都在不停地耗电，哪怕只是微安级，累积起来也会几分钟就没电了。而CMOS有个神奇特性——静态功耗几乎为零。只有在“0变1”或“1变0”的瞬间才消耗能量。
这背后的秘密就是互补结构：一个PMOS（上拉） + 一个NMOS（下拉），像一对默契搭档：
- 输入低 → PMOS导通、NMOS关断 → 输出被拉到电源（VDD），输出高；
- 输入高 → PMOS关断、NMOS导通 → 输出接地（GND），输出低。
中间没有直连路径，不会形成短路电流。这就是CMOS的“节能密码”。
而且它的噪声容限接近电源电压的一半，信号哪怕抖一抖也不容易误判。再加上MOS管可以做得极小，适合大规模集成——所以从iPhone到火星车，全都在用它。
第一块积木：反相器（NOT Gate）
一切从这里开始。反相器是最简单的CMOS电路，也是所有复杂逻辑的基础。
它长什么样？
VDD | ┌─┴─┐ │ P │ ← PMOS └─┬─┘ ├── Y = Ā ┌─┴─┐ │ N │ ← NMOS └─┬─┘ | GND ↑ A就这么简单：两个MOS管串联，A接它们的栅极，输出Y取中间节点。
工作过程像一场接力赛：
- 当A=0（低电平）时，PMOS“看到”低电压就打开（P型对低敏感），把Y拉到VDD；同时NMOS“看到”低电压是关闭状态。
- 当A=1（高电平）时，情况反转：PMOS关闭，NMOS导通，Y被拉到地。
所以输出总是输入的“反面”。这就是NOT门。
⚠️ 小细节：通常会让PMOS比NMOS宽一点（比如宽长比2:1）。因为空穴迁移率低，PMOS“力气小”，得给它加点肌肉才能让上升时间和下降时间差不多快。
这个小小的平衡设计，决定了整个系统的速度一致性。
NAND 和 NOR：通用逻辑的起点
接下来这两个门特别重要——NAND和NOR都是“通用门”，意思是：光靠它们其中一个，就能实现任何其他逻辑功能！
先看NAND门（非与门）
目标：只有当A=B=1时，输出才为0。
怎么做？
下拉网络（NMOS部分）要实现“A且B”才导通 → 所以两个NMOS串联；
上拉网络（PMOS部分）只要A=0或B=0就要导通 → 所以两个PMOS并联。
电路图如下：
VDD | ┌───┴───┐ │ P P │ ← 并联PMOS └───┬───┘ ├── Y = ¬(A·B) ┌───┴───┐ │ N │ │ | │ ← 串联NMOS │ N │ └───┬───┘ | GND A↑ B↑验证真值表：
- A=0,B=0 → PMOS都通，Y=1；
- A=0,B=1 → 左边PMOS通，Y=1；
- A=1,B=0 → 右边PMOS通，Y=1；
- A=1,B=1 → NMOS串联通，Y=0 ✅
完美符合NAND逻辑。
有趣的是，在标准单元库中，NAND比AND更基础——因为它是单级实现，速度快。
再看NOR门（非或门）
目标：只要有一个输入为1，输出就为0。
所以下拉网络需要A=1或B=1时导通 → NMOS并联；
上拉网络必须A=0且B=0才导通 → PMOS串联。
电路结构：
VDD | ┌───┴───┐ │ P │ │ | │ ← 串联PMOS │ P │ └───┬───┘ ├── Y = ¬(A+B) ┌───┴───┐ │ N N │ ← 并联NMOS └───┬───┘ | GND A↑ B↑注意这里的性能瓶颈：PMOS串联会导致上拉能力变弱，尤其在深亚微米工艺下更明显。所以在高速设计中，工程师会尽量避免多级串联的PUN结构。
AND 和 OR 门：不能直接做？那就“套娃”！
你以为AND门可以直接用CMOS搭出来？错！没有一种简单的互补结构能直接实现AND逻辑。
那怎么办？答案很干脆：先做个NAND，再加个反相器。
也就是：
A ──┐ ┌──────┐ ┌──────┐ ├─→ │ NAND │ → │ NOT │ → Y = A·B B ──┘ └──────┘ └──────┘同理，OR门也得靠“NOR + NOT”组合实现。
虽然多了延迟，但在实际IC设计中，这种两级结构已经被高度优化，封装成标准单元后使用毫无压力。
关键点在于驱动强度匹配：第一级NAND输出要足够强，能快速给第二级反相器的输入电容充电。
异或门（XOR）：复杂逻辑的挑战者
XOR的逻辑是：输入不同则输出1。表达式是 A·¬B + ¬A·B，看起来就不简单。
想用静态CMOS直接实现？可以，但代价大——至少需要12个晶体管，PUN和PDN都要精心构造。
有没有更聪明的办法？
有！用传输门（Transmission Gate）。
什么是传输门？
它不是一个传统逻辑门，而是一个双向模拟开关，由一个NMOS和一个PMOS并联组成，控制信号互补：
Signal In ──┬───────────────→ Signal Out │ ┌─┴─┐ │ N │ ← 栅接C └─┬─┘ │ ┌─┴─┐ │ P │ ← 栅接¬C └─┬─┘ │ GND/VDD当C=1时，两个管子都导通，信号无损通过；C=0时都断开。
好处是什么？它可以完美传递0和VDD，不像单独NMOS会有阈值损失。
用传输门实现XOR
我们来玩个巧招：
- 如果B=0，我们想要输出A；
- 如果B=1，我们想要输出¬A。
换句话说：根据B选择传A还是传¬A。
电路如下：
┌─────────┐ A ───────┤ TG1 ├─────────→ Y │ │ B ──┬────┤ EN=¬B │ │ │ │ ¬B ─┴────┤ EN=¬B │ │ │ ¬A ──┬───┤ TG2 │ │ │ │ A ───┴───┤ EN=B │ └─────────┘- TG1受控于¬B：当B=0时导通，传A；
- TG2受控于B：当B=1时导通，传¬A；
结果就是：
- A=0,B=0 → 传A=0 → Y=0
- A=0,B=1 → 传¬A=1 → Y=1
- A=1,B=0 → 传A=1 → Y=1
- A=1,B=1 → 传¬A=0 → Y=0
完全符合XOR真值表！
✅ 优点：速度快、面积小、功耗低
❌ 缺点：需要额外生成¬A和¬B，前级负担加重
同或门（XNOR）怎么搞？
既然XOR是“不同出1”，那XNOR就是“相同出1”。自然想到：XOR后面加个反相器。
但也可以直接设计传输门结构，只需调整控制信号：
┌─────────┐ A ───────┤ TG1 ├─────────→ Y │ │ B ──┬────┤ EN=B │ │ │ │ ¬B ─┴────┤ EN=B │ │ │ ¬A ──┬───┤ TG2 │ │ │ │ A ───┴───┤ EN=¬B │ └─────────┘- B=1时，TG1导通，传A；
- B=0时，TG2导通，传¬A；
结果是：A=B时输出1 → 正好是XNOR。
你看，同样的硬件结构，换个控制方式，功能就变了。这是数字电路的魅力所在。
实战场景：4位加法器是怎么搭出来的？
理论学完，来点实战。
假设我们要做一个4位加法器，核心是全加器（Full Adder），它有三个输入：A、B、Cin，输出Sum和Cout。
其中：
- Sum = A ⊕ B ⊕ Cin → 需要用到XOR；
- Cout = A·B + (A⊕B)·Cin → 需要用到AND、OR、XOR。
每一级的逻辑都可以分解为前面讲过的那些基本门：
- XOR用传输门实现；
- AND用NAND+NOT；
- OR用NOR+NOT；
- 中间信号如A⊕B还要缓存……
最终整个加法器就是由一堆反相器、NAND、NOR、传输门层层组合而成。
这就是所谓“自底向上”的设计哲学：从晶体管 → 门电路 → 功能模块 → 系统架构。
设计中的真实考量：不只是画电路那么简单
纸上画图容易，真正做芯片可没那么简单。以下几个问题必须面对：
1. 晶体管尺寸怎么配？
- NMOS电子迁移率高，“力气大”；
- PMOS空穴迁移率低，“力气小”；
- 所以通常把PMOS做得更宽（W/L比约2~3倍），让上升和下降时间均衡。
否则会出现“上升慢、下降快”或反过来，影响时序收敛。
2. 一个门能带几个负载？
扇出（Fan-out）有限制。驱动太多下级门，RC延迟剧增，信号变得拖沓。
解决办法？加缓冲器（Buffer）——其实就是两个反相器串联，增强驱动能力。
3. 布线也有寄生效应
金属连线不是理想导体，有电阻和电容。长距离走线会引入显著延迟。
高端设计中甚至要插入多个缓冲器来“接力”传递信号。
4. 电源波动怎么办？
当大量门同时翻转时，瞬态电流会引起电压跌落（IR Drop）和地弹（Ground Bounce）。
对策是在电源网络中布置大量去耦电容，像“水库”一样稳定电压。
5. 工艺偏差不可忽视
先进工艺下，每个晶体管的阈值电压可能略有差异，导致性能不一致。
设计师必须做蒙特卡洛仿真，确保电路在各种工艺角（Process Corner）下都能正常工作。
写给初学者的学习建议
如果你是零基础，别被这么多术语吓住。记住下面几点，就能稳步前进：
- 从反相器开始画起，亲手模拟每个输入状态下的通断路径；
- 理解PUN和PDN的对偶性：PUN实现的是PDN的补集逻辑；
- 动手画NAND/NOR的拓扑结构，直到闭眼都能默写出来；
- 尝试自己推导XOR的传输门结构，理解“条件传递”的思想；
- 结合Verilog写行为描述，然后思考综合工具会映射成什么电路；
- 用SPICE仿真验证（如LTspice），观察波形、测量延迟、分析功耗。
当你能在脑海里“看见”电流如何流动，你就真正入门了。
结尾：所有复杂的背后，都是简单的重复
今天的旅程到这里就结束了。我们从最基础的反相器出发，一路构建了NAND、NOR、AND、OR、XOR、XNOR，还见识了传输门这种灵活利器。
你会发现，无论多么复杂的芯片，追根溯源，都不过是这些基本单元的组合与扩展。
未来的技术可能会用FinFET、GAAFET代替平面MOSFET，但互补、低功耗、高噪声容限的设计理念不会变。而这一切的一切，都始于你是否真的搞懂了那几个看似简单的门电路。
所以，不妨现在就拿起笔，试着画一遍反相器，再画一个NAND门——真正的理解，永远来自亲手绘制的那一刻。
如果你在实现过程中遇到了其他挑战，欢迎在评论区分享讨论。
