目录
一、同步 Buck 降压工作原理
1. 基本拓扑结构
2. RT7272 控制模式
3. 核心工作流程
二、关键参数设计详解（以 3.9V/3A 为例）
1. 输出电压设计（分压电阻 R13/R40）
公式推导
选型建议
2. 电感设计（L3）
步骤 1：确定纹波电流
步骤 2：计算电感值（伏秒平衡公式）
选型建议
3. 输入 / 输出电容设计
输入电容（C6/C7）
输出电容（C85/C84/C15/C19）
4. 限流设置（RLIM 引脚 R15）
选型建议
5. 补偿网络设计（COMP 引脚 R14/C86）
6. BOOT 电容设计（C2）
三、设计总结与调试建议
RT7272BGSP 是一款高集成度同步降压 DC/DC 转换器，支持 4.5V~18V 输入、0.8V~16V 输出，最大 4A 负载能力，非常适合锂电池供电的中功率应用。下面结合其工作原理和 3.9V/3A 设计案例，详细拆解参数设计逻辑。
一、同步 Buck 降压工作原理
1. 基本拓扑结构
同步 Buck 电路核心由高侧 MOS 管（HS-FET）、低侧 MOS 管（LS-FET）、储能电感 L和输出电容 C_OUT组成：
- 导通阶段（HS-FET 开，LS-FET 关）：输入电压 VIN 施加到电感两端，电感电流线性上升，存储磁能，同时向输出电容和负载供电。
- 续流阶段（HS-FET 关，LS-FET 开）：电感通过低侧 MOS 管续流，电流线性下降，磁能转化为电能，维持输出电压稳定。
RT7272 内部集成了高低侧 MOS 管，无需外部续流二极管，效率可达 95% 以上。
2. RT7272 控制模式
RT7272 采用峰值电流模式控制，具备以下特点：
- 电流采样：通过检测高侧 MOS 管的导通电流，与误差放大器输出的电压基准比较，调节 PWM 占空比。
- 快速响应：对负载电流变化的响应速度比电压模式更快，抗输入电压扰动能力更强。
- 轻载效率优化：支持 PWM/PFM 自动切换，轻载时进入 PFM 模式（跳频），降低开关损耗。
3. 核心工作流程
- 反馈采样：输出电压经分压电阻（R13/R40）采样后，送入 FB 引脚，与内部 0.8V 基准电压比较。
- 误差放大：误差放大器（EA）放大反馈电压与基准的差值，输出补偿电压到 COMP 引脚。
- 电流比较：COMP 引脚电压与电感峰值电流采样电压比较，决定 PWM 脉冲的关断时刻。
- 驱动输出：PWM 逻辑驱动高低侧 MOS 管交替导通，调节电感储能与续流，最终稳定输出电压。
二、关键参数设计详解（以 3.9V/3A 为例）
1. 输出电压设计（分压电阻 R13/R40）
公式推导
RT7272 的 FB 引脚反馈电压为固定0.8V，输出电压由分压电阻决定：VOUT=VFB×(1+R40R13)代入 VOUT=3.9V、VFB=0.8V：3.9=0.8×(1+R40R13)⟹R40R13=3.875
选型建议
- 取 R40=10kΩ（E24 标准值，1% 精度），则 R13=38.75kΩ → 选39kΩ（标准值）。
- 实际输出验证：VOUT=0.8×(1+39/10)=3.92V，误差仅 0.5%，满足需求。
2. 电感设计（L3）
步骤 1：确定纹波电流
连续导通模式（CCM）下，纹波电流取输出电流的20%~40%（平衡效率与体积），此处取 30%：ΔIL=0.3×IOUT(max)=0.3×3A=0.9A
步骤 2：计算电感值（伏秒平衡公式）
L=VIN(max)×IOUT(max)×fSW×ΔILVOUT×(VIN(max)−VOUT)代入 VIN(max)=8.4V、fSW=1.2MHz：L=8.4×3×1.2×106×0.93.9×(8.4−3.9)≈645nH
选型建议
- 选标准值6.8μH（与原理图标注一致）。
- 饱和电流要求：IL(peak)=IOUT(max)+ΔIL/2=3A+0.45A=3.45A，原理图中标注的
6.8μH/4.3A满足需求。
3. 输入 / 输出电容设计
输入电容（C6/C7）
- 作用：抑制输入电压纹波，要求纹波 ≤ 1% VIN(max)（0.084V）。
- 公式：CIN≥8×fSW×ΔVINΔIL≈1.11μF。
- 选型：原理图中 C6(1μF)+C7(10μF)=11μF，远大于计算值，满足需求（优先选 X7R 陶瓷电容，耐压 ≥ 10V）。
输出电容（C85/C84/C15/C19）
- 作用：降低输出纹波，要求纹波 ≤ 1% VOUT（0.039V）。
- 公式：COUT≥8×fSW×ΔVOUTΔIL≈2.44μF。
- 选型：多颗电容并联（总容值充足），采用低 ESR 陶瓷电容，可有效抑制动态负载纹波（单颗耐压 ≥ 6.3V）。
4. 限流设置（RLIM 引脚 R15）
RT7272 通过 RLIM 引脚电阻设置峰值电流限制，公式为：ILIM=RRLIMVRLIM其中 VRLIM=0.2V（芯片内部参考电压）。为保证 3A 输出不触发限流，需 ILIM≥3.45A，因此：RRLIM≤3.45A0.2V≈58mΩ
选型建议
- 选60mΩ（0.06Ω）（1W 封装，功率 P=I2R=32×0.06=0.54W，满足散热需求）。
- 原理图现有 R15=71.2kΩ 需替换为 60mΩ。
5. 补偿网络设计（COMP 引脚 R14/C86）
- 作用：优化环路稳定性，补偿相位裕度，抑制输出电压振荡。
- 推荐初始值：R14=10kΩ（补偿电阻），C86=100pF（补偿电容）。
- 调试建议：原理图中 R14=7.2kΩ、C86=272pF 可作为初始值，实际调试时根据负载动态响应微调（如输出振荡需增大电容，响应过慢需减小电阻）。
6. BOOT 电容设计（C2）
- 作用：为高侧 MOS 管提供驱动电压，维持栅极与源极的压差。
- 芯片推荐值：100nF（0.1μF）X7R 陶瓷电容（耐压 ≥ 10V），原理图标注值与推荐值完全匹配。
三、设计总结与调试建议
- 参数适配：分压电阻（R13/R40）、限流电阻（R15）需按计算值替换，其余器件参数可直接沿用原理图。
- 环路调试：补偿网络需结合实际负载动态响应微调，建议通过示波器观察输出电压阶跃响应，确保相位裕度 ≥ 45°。
- 效率优化：轻载时 PFM 模式可降低损耗，若需强制 PWM 模式，可将 SYNC 引脚接固定频率时钟。
