计算block端口上的timing，通常需要用到set_input_delay和set_output_delay告知工具外部电路的延迟信息，以方便工具计算端口上的timing。
如下图所示，框内为block，在计算这段timing path时，其公式如下：
setup: (delay2 + delay3 + T) – (delay1 + delay4 + delay5) hold: (delay1 + delay4 + delay5 ) – ( delay2 + delay3)但对于block来说，看不到外部的电路。那么，便需要外部电路的延迟信息用set_input_delay进行定义。
那么，对于in2reg的timing其计算公式如下：
setup: (delay2 + delay3 + T) – (delay1 + delay4 + delay5) hold: (delay1 + delay4 + delay5 ) – ( delay2 + delay3)那么，如何预估block外的delay呢？
对于hier flow来讲，切分block，进行timing budget的时候，cloc
