PCIe 4.0 10-Bit Tag机制深度解析
PCIe 4.0引入的10-Bit Tag机制的完整规则。
1. 10-Bit Tag的架构演进
字段布局的物理分布
// 10-Bit Tag在TLP头部中的实际布局 module tlp_header_10bit_tag_layout; // TLP头部DW0（32位）： // 传统布局（PCIe 3.0及之前）： // [31:29] Fmt // [28:24] Type // [23:21] TC // [20] Reserved (现在作为Tag[9]) // [19] Reserved (现在作为Tag[8]) // [18] Reserved (PCIe 4.0中仍保留) // [17:16] Attr // [15:14] Reserved // [13:12] TH // [11:10] TD, EP // [9:0] Length // TLP头部DW1（32位）： // [31:16] Requester ID // [15:8] Tag[7:0] <-- 传统Tag位置 // [7:4] Last DW BE // [3:0] First DW BE // 关键变化： // PCIe 4.0将DW0的bit[20]和bit[19]重新定义为Tag[9]和Tag[
)
